EXAMEN SUR TABLE

Codesign FPGA sur DE0-Nano

Calculateur arithmétique câblé avec sélection d'opération – Vérification logicielle

Cible DE0-Nano (Cyclone IV)	**Outil** Quartus II 13.0	**Durée** 3H 13h30-16h25	**Total** 20 points

Consignes générales

- Documentation autorisée.
- Module fourni : capteurs_sol.vhd
- Répondez directement sur ce sujet dans les espaces prévus.
- Précision des terminologie utilisée (VHDL, SPI, codesign, ...).
- Le barème est indiqué entre crochets après chaque question.
- Les questions sont indépendantes. En cas de blocage, passez à la suivante.
- Vos réponses doivent être courtes, concises et donc précises.
- Votre projet, vos descriptions doivent être bien indentés, structurés et commentés avec un juste nécessaire.
- **Vos versions antérieures (TP) peuvent être utilisées.**
- Rendu sous forme d'un projet GITHUB incluant ce document contenant les réponses aux questions ; **dernière heure** de mise à jour **(08 avril 2026 – 16h30).**
- **Pénalité(s) de remise en retard ou (et) de post-modification (toute post-modification de n'importe quel fichier annule sa prise en compte).**

PARTIE 1 — COMPREHENSION DU MODULE CAPTEURS_SOL.VHD (9 POINTS)

Q1. Combien de canaux analogiques le module capteurs_sol.vhd acquiert-il effectivement ? Justifiez en vous appuyant précisément sur le code VHDL. **[1 pt]**

Réponse :

Le module acquiert **8 canaux en interne** (data0 ….data7), car le process de réception remplit successivement data0 , data1, data2 , …..data7 selon channel de « 0001 » à « `1000` »
Les cannaux de sorties sorties `data0r` à `data6r` existent et `data7r` est commentée.
Donc **effectivement, 7 canaux sont disponibles à l'extérieur**

Q2. Quelle est la résolution effective (en bits) des données disponibles sur les sorties data0r à data6r ? Expliquez la différence avec la résolution native du LTC2308 et indiquez quels bits sont tronqués et qu'elle en est l'incidence. **[1 pt]**

Réponse :

La résolution en sortie est de 8 bits, car data0r à data6r sont déclarés en std_logic_vector(7 downto 0) et chargés avec dataX avec X de (11 downto 4).
La résolution native du LTC2308 est 12 bits. Le module conserve donc uniquement les 8 bits de poids fort et tronque les 4 bits de poids faible (bits 3 downto 0).

L'incidence est une pertrte de précision : la valeur devientt moins fine, avec une grosse quantification.

Q3. Quel est le rôle du signal data_capture ? Quel événement logique déclenche une nouvelle séquence d'acquisition ? Pourquoi l'état S5 attend-il que data_capture repasse à '0' avant de retourner en S0 ? **[1 pt]**

Réponse :

Le signal data_capture est le signal de request donc de demande d'acquisition. En S0, si data_capture = '1', l'automate lance une nouvelle séquence en passant à S1.
L'état S5 attend que data_capture revienne à '0' pour éviter de relancer immédiatement une nouvelle acquisition si le signal reste maintenu à 1.

Q4. Décrivez en une phrase concise le rôle de chacun des états de l'automate. **[3 pts]**

S0	Attente ; initialise channel à 0, met data_ready à 0 et attend data_capture = '1'.
S1	S1 ici il initialise le début d'une conversion ; remet wait_tick_cnt à 0 et active ADC_CONVST.
S2	S2 va attendre la fin de conversion ADC pendant environ 64 cycles d'horloge, pui va desactiver SPI
S3	Va faire l'échange SPI ; active ADC_SCK, envoie les bits de configuration channel_config sur ADC_SDI et aussi va compte les bits transférés.
S4	S4 termine l'acquisition du canal actuel ; il coupe SPI, incrémente channel et relance un nouveau canal oubuien valide les données finales.
S5	C'est létat de fin ; maintient la fin d'acquisition et attend que data_capture retombe à 0 avant retour à S0

Q5. Calculez la valeur numérique de la constante CONVST_WAIT_CLOCK_NUM à 40 MHz. Exprimez en nanosecondes la durée de la temporisation correspondante. Quel phénomène physique du LTC2308 cette attente couvre-t-elle ? **[1.5 pts]**

Réponse : CONVST_WAIT_CLOCK_NUM = ((1600 + 25 - 1) / 25) = 1624 / 25 = 64

La temporisation va donc etre donné par : 64 × 25 ns = 1600 ns = 1,6 µs.

Cette attente correspondau temps de conversion du LTC2308, c'est-à-dire le temps nécessaire pour que l'ADC termine la conversion analogique-numérique après l'impulsion CONVST.

Q6. Le signal ADC_SCK est généré par l'affectation : ADC_SCKI <= not clk when (spi_clk_enable = '1') else '0'. Pourquoi utilise-t-on l'inverse de clk plutôt que clk directement pour l'horloge SPI ? **[1.5 pts]**

Réponse : On utilise l'inverse de clk pour décaler les fronts de l'horloge SPI par rapport au process principal agencés sur le front montant de clk.

Ainsi, les données ADC_SDI sont mises à jour dans le process synchrone sur clk, puis elles sont stables au moment du front actif de ADC_SCK.

Q7. Le processus v2v_pr_8 (table channel_config) possède une liste de sensibilité limitée au seul signal channel. Pourquoi est-ce correct pour un processus combinatoire ? Quelle serait la conséquence d'une erreur dans cette table ? **[1 pt]**

Réponse : Parce que dans ce process, la sortie channel_config dépend uniquement du signal channel. La liste de sensibilité d'un process combinatoire doit contenir tous les signaux lus ; ici, channel est le seul signal lu.

On peut aussi dire que s'il y avait une erreur dans cette table, le module enverrait une mauvaise configuration SPI à l'ADC : le mauvais canal pourrait être sélectionné, ou le mode de conversion pourrait être erroné, donc les données acquises seraient fausses.

PARTIE 2 — ARCHITECTURE CODESIGN : CALCULATEUR CABLE (7 POINTS)

Q8. Proposez un schéma bloc complet de l'architecture codesign retenue. Votre schéma doit faire clairement apparaître : le module capteurs_sol.vhd, le bloc calculateur câblé avec son entrée op_sel (2 bits), le bloc horloge, les registres de sortie résultat, la partie logicielle, et l'ensemble des signaux échangés entre les domaines HW et SW. **[3 pts]**

A voir dans le lien lucidChart ci-joint :

https://lucid.app/lucidchart/1518252b-03b3-4af7-8c46-c723f6649fc7/edit?beaconFlowId=C6AC13B57703E292&invitationId=inv_0311ecf5-0049-46ff-ac74-f0142cc9e2dd&page=0_0#

Indiquer la direction de chaque signal (flèche) et son type (1 bit, 8 bits, 2 bits…)

Q9. Définissez précisément l'interface du bloc calculateur câblé. Listez tous ses ports en indiquant : nom, direction, largeur en bits et rôle. L'entrée op_sel sur 2 bits doit permettre de sélectionner les 4 opérations : addition, soustraction, amplification, atténuation. **[2 pts]**

Nom du port	**Direction**	**Largeur**	**Rôle**
clk	entrée	1 bit	Horloge du bloc si sortie enregistrée
reset_n	entrée	1 bit	Remise à zéro active à 0
data_a	entrée	8 bit	Première donnée opérande
data_b	entrée	8 bit	Seconde donnée opérande
op_sel	entrée	2 bits	Sélection de l'opération
result	sortie	8 bits	Résultat du calcul
result_valid	sortie	1 bits	Indique que result est valide

Q10. Sans bus Avalon, comment la partie logicielle peut-elle détecter le moment où data_ready passe à '1' ? Proposez deux mécanismes distincts et indiquez les avantages et inconvénients de chacun. **[2 pts]**

Mécanisme 1 :

Utiliser une entrée PIO reli à data_ready et faire du polling logiciel.

Le logiciel lit périodiquement un bit d'entrée jusqu'à ce que data_ready = 1.

Avantages :
très simple à implémenter
pas besoin de logique complexe
Inconvénients :
occupe le processeur inutilement
temps de réaction dépend de la fréquence de scrutation

Mécanisme 2 :

Utiliser une interruption matérielle déclenchée par data_ready.

Le front montant de data_ready déclenche une interruption vers le Nios II.

Avantages :
plus efficace que le polling
réaction rapide
le processeur peut faire autre chose en attendant
Inconvénients :
plus complexe à concevoir
nécessite gestion interruption + synchronisation éventuelle

PARTIE 3 — ARITHMETIQUE ET PARTITIONNEMENT (4 POINTS)

Q11. Avant d'effectuer une addition ou une amplification sur deux signaux data_ir et data_jr (8 bits non signés), quelles précautions arithmétiques devez-vous prendre pour éviter un overflow dans la logique câblée ? Illustrez avec un exemple numérique complet. **[2 pts]**

Réponse :

Avec des données non signées sur 8 bits, la plage représentable est 0 à 255.
il faut donc :

prévoir une largeur interne plus grande pour le calcul (par exemple 9 bits ou plus),
ou mettre une saturation pour borner le résultat à 255,
ou éventuellement tronquer, mais cela provoque une perte d'information.

Exemple addition :
data_a = 200, data_b = 100
Résultat mathématique : 200 + 100 = 300
Or 300 n'est pas représentable sur 8 bits.
Il faut donc :

soit calculer sur 9 bits (300 = 100101100_2),
soit saturer la sortie à 255.

Exemple amplification :
Si le gain vaut 2 : 180 × 2 = 360
360 dépasse 255, donc il faut également élargir la largeur interne ou saturer la sortie à 255.

Q12. Pour l'amplification numérique (gain G > 1), évaluez la pertinence de son implémentation en logique câblée plutôt qu'en logiciel. Justifiez selon au moins deux critères parmi : performance, flexibilité, ressources FPGA, complexité de conception. **[2 pts]**

Réponse :

L'implémentation en logique câblée est pertinente si l'on cherche de bonnes performances, car le calcul est fait en matériel, de façon rapide et éventuellement en parallèle, sans charger le processeur.
Elle est aussi intéressante pour un traitement simple et répétitif comme une amplification à gain fixe, surtout si le gain peut être réalisé par décalage binaire.
En revanche, elle est moins flexible qu'une solution logicielle : changer le gain ou l'algorithme nécessite de modifier la logique matérielle, alors qu'en logiciel il suffit de changer le programme.

PARTIE 4 — IMPLEMENTATION ET VALIDATION SUR CARTE DE0-NANO (6 POINTS)

Q13. Listez les étapes nécessaires pour intégrer capteurs_sol.vhd et le bloc calculateur câblé dans un projet Quartus II 13.0 ciblant le Cyclone IV EP4CE22F17C6 de la DE0-Nano. Précisez : création du projet, ajout des fichiers sources, assignation de la cible, et contraintes de brochage minimales à déclarer. **[2 pts]**

1. Création du projet :

---

2. Sources et hiérarchie :

---

3. Cible, horloge et brochage :

ON se doit de decalrerer au minimum les variables suuivantes

l'horloge 50 MHz de la carte DE0-Nano,
reset_n, les broches SPI reliées à l'ADC : ADC_CONVST, ADC_SCK, ADC_SDI, ADC_SDO, aussi les LEDs de validation,
si nécessaire, le signal VCC3P3_PWRON_n pour alimenter la carte robot/capteurs.
Il faut aussi affecter les broches physiques correspondantes dans le fichier de contraintes ou dans Pin Planner.

Q14. Le signal d'horloge système de la DE0-Nano est à 50 MHz. Or, capteurs_sol.vhd spécifie une fréquence maximale de 40 MHz. Comment résolvez-vous cette contrainte dans Quartus ?

Décrivez la solution retenue et son impact sur la valeur de CONVST_WAIT_CLOCK_NUM. **[1.5 pts]**

Réponse :

La DE0-Nano fournit une horloge système à 50 MHz, alors que capteurs_sol.vhd impose une fréquence maximale de 40 MHz.
La solution consiste à utiliser une PLL dans Quartus pour générer une nouvelle horloge à 40 MHz à partir de l'horloge 50 MHz, puis à connecter cette horloge au module capteurs_sol.

L'impact sur CONVST_WAIT_CLOCK_NUM est direct, car cette constante dépend de la période d'horloge :

à 40 MHz, la période vaut 25 ns ;
donc pour attendre 1,6 µs, il faut :

CONVST_WAIT_CLOCK_NUM = 1600 / 25 = 64

Q15. Implémenter votre architecture. **[10 pts]**

Sous forme de projet GITHUB

Q16. Décrivez le programme de validation logicielle à exécuter sur la carte (à inclure dans votre projet GITHUB – répertoire software).

Votre réponse doit couvrir : la séquence d'initialisation, le déclenchement d'une acquisition, la lecture du résultat produit par le calculateur câblé, et la procédure de vérification (comment le logiciel contrôle-t-il que le résultat est cohérent ?) **[10 pts]**

*À inclure dans votre projet GITHUB – Répertoire **software***

Q17. Lors du test sur carte, le signal data_ready reste en permanence à '0' alors que data_capture a bien reçu une impulsion. Proposez une démarche de débogage : quels signaux internes inspecter en premier, et quelles causes probables éliminer dans quel ordre ? Sachant la plateforme QUARTUS, citez quel(s) outil(s) adéquat(s) à utiliser **[2 pts]**

Réponse :

Barème récapitulatif

Q	Intitulé	Thème	Pts
Q1	Nombre de canaux — justif. état S4 + boucle	Lecture VHDL	**1**
Q2	Résolution 8 bits vs 12 bits, bits tronqués	Compréh. ADC	**1**
Q3	Rôle data_capture, front montant, utilité S5	Interface déclen.	**1**
Q4	Description états S0–S5 — 6 × 0,5 pt	Automate FSM	**3**
Q5	CONVST_WAIT_CLOCK_NUM : calcul + phénomène	Timing SPI	**1,5**
Q6	Horloge SPI inversée — justification not clk	Protocole SPI	**1,5**
Q7	Proc. combinatoire : sensibilité + conséquence erreur	VHDL comb.	**1**
Q8	Schéma bloc codesign avec op_sel et signaux fléchés	Architecture	**3**
Q9	Interface calculateur câblé — table des ports	Interface HW	**2**
Q10	Détection data_ready sans Avalon — 2 mécanismes	Interface HW/SW	**2**
Q11	Précautions overflow + exemple numérique	Arithmétique	**2**
Q12	Amplification câblée vs logicielle — 2 critères	Partitionnement	**2**
Q13	Intégration Quartus : projet, sources, brochage	Implémentation	**2**
Q14	Contrainte 50 MHz vs 40 MHz — solution + impact CONVST	Implémentation	**1**
Q15	Implémentation architecture	Synthèse FPGA	**10**
Q16	Programme de validation : init, déclen., lecture, vérif.	Valid. logicielle	**10**
Q17	Débogage — Démarche méthodique	Débogage carte	**2**
		TOTAL	**46**

Note : Le total est sur 46 points. La note finale est ramenée sur 20 par le correcteur (coefficient 20/46).